Сдвиговые регистры

Сдвиговые регистры Рассмотрим работу сдвиговых регистров на примере микросхемы К155ИР1 . Рабочий режим регистра задается уровнем сигнала на входе L Ввод информации последовательным кодом, а также сдвиг ее вправо производится при L = 0. Входная информация подается на вход VR, а тактовые импульсы на вход С1. Сдвиг вправо на один разряд происходит при действии среза тактового импульса. Информация после четырех тактовых импульсов может быть считана с выходов Q1 – Q4.     

ИМС К155ИР1 

Рабочий режим регистра задается уровнем сигнала на входе L. Ввод информации последовательным кодом, а также сдвиг ее вправо производится при L = 0. Входная информация подается на вход VR, а тактовые импульсы на вход С1. Сдвиг вправо на один разряд происходит при действии среза тактового импульса. Информация после четырех тактовых импульсов может быть считана с выходов Q1 – Q4.

Ввод информации параллельным кодом осуществляется при L = 1. Тактовые импульсы подаются на вход С2. По срезу тактового импульса информация с входов D1 – D4 переписывается на соответствующие выходы Q1 – Q4. Состояние входов VR и С1 при этом не имеет значения.

При L = 1 можно реализовать преобразование последова-тельного кода в параллельный со сдвигом влево. Для этого необходимо соединить выходы Q4 ,Q3, Q2 с входами D3, D2 ,D1, соответственно, а информацию вводить в регистр через вход D4. Сдвиг кода влево на один разряд происходит при дей-ствии среза каждого тактового импульса, подаваемого на синхровход С2.

Во избежание сбоев в работе регистра смена состояний входа L должна происходить только при С1 = С2 = 0. Кроме того, на информационных входах сигналы должны обновляться до прихода фронта тактового импульса.

Используя универсальный сдвигающий регистр типа ИР1, можно строить многоразрядные регистры, для чего необходимо выход последнего разряда одного универсального регистра под-ключить к входу VR последующего универсального регистра. Пример построения двенадцатиразрядного сдвигающего регистра приведен на рис. 25.6.

рис. 25.6 Двенадцатиразрядный сдвигающий регистр 

Применяя дополнительный внешний инвертор, можно осуществить деление частоты. На рис. 25.7 приведены примеры построения делителей частоты на 2 и 3. При этом сигнал на выходе L = 0.

Рис. 25.7. Делители частоты на 2 и 3 

Импульсы, подлежащие делению по частоте повторения, поступают на вход синхронизации С1, а выходные импульсы снимаются с выходов Q, соединенных через инверторы обратной связи с входом VR.