Шифраторы

На выходе шифратора (кодера) устанавливается двоичный код, соответствующий десятичному номеру возбужденного ин-формационного входа. В условном обозначении шифраторов используются буквы СD (от англ. Сoder). Шифратор может быть использован как для представления (кодирования) десятичного числа двоичным кодом, так и для выдачи определенного кода (его значение заранее выбирается) при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.  

Рис. 20.5. Восьмиразрядный дешифратор  

Аналогично дешифраторам, шифраторы бывают полные и неполные.Для полного шифратора выполняется условие:

n = 2^N, 

где n – число входов, N – число выходов.  

Рис. 20.6. ИМС 155ИД9

Рис. 20.7. Сопряжение ИД9 со светодиодными индикаторами

Для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (n= 16), поэтому шифратор 10 × 4 (из 10 в 4) будет неполным.

Рассмотрим пример построения шифратора для преобразования восьмиразрядного единичного кода (десятичных чисел от 0 до 7) в двоичный код.

При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Таблица соответствия кодов приведены в табл.20.1.

Табл.20.1 Таблица соответствия кодов шифратора

Используя данную таблицу соответствия, можно записать логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной.

Так, на выходе Y1 будет логическая «1» тогда, когда логическая «1» будет или на входе X1, или X3, или  X5, или X7, т. е.

Y1 = X1 + X3 + X5 + X7,

Y2 = X2 + X3 + X6 + X7,

Y3 = X4 + X5 + X6 + X7.

На рис. 20.8, а представлена схема такого шифратора, использующая элементы ИЛИ.

Рис.20.8. Шифратор на элементах ИЛИ (А) и его условное обозначение (В)

На рис.20.8, В показаны выводы шифратора: Е – вход разрешения работы и Е0 – выход, логический 0 на котором свидетельствует о том, что ни один информационных вход не возбужден.

На практике часто используют шифратор с приоритетом. В таких шифраторах код двоичного числа соответствует наивысшему номеру входа, на который подан сигнал «1». На приоритетный шифратор допускается подавать сигналы на несколько входов, а он выставляет на выходе код числа, соответствующего старшему входу.

Примером приоритетного шифратора является микросхема К555ИВЗ (рис. 20.9).

Рис. 20.9. Приоритетный шифратор К555ИВ3 

Шифратор имеет 9 инверсных входов,обозначенных через PR1…PR9.

Аббревиатура PR  обозначает «приоритет». Шифратор имеет четыре инверсных выхода В1,В2,В4,В8. Аббревиатура В означает «шина» (от англ. bus).

Цифры определяют значение активного уровня (нуля) в соответствующем разряде двоичного числа. Например, В8 обозначает, что ноль на этом выходе соответствует числу 8. Очевидно, что это неполный шифратор.

Если на всех входах – логическая единица, то на всех выходах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111).

Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.

Например, если на входе PR1 - логический ноль, а на всех остальных входах - логическая единица, то на выходах имеются следующие сигналы:B1=0,B2=1,B4=1B8=1, что соответствует числу 1 в инверсном коде (1110). Если на входе PR9 логический ноль, то независимо от других входных сигналов на выходах имеются следующие сигналы: B1=0,B2=1,B4=1B8=0, что соответствует числу 9 в инверсном коде (0110).

Для получения шифраторов с большим числом входов, т.е. наращивания размерности шифратора, объединяют микросхемы шифраторов с дополнительными выводами.

Так микросхема К555ИВ1 (рис. 20.10) представляет собой приоритетный шифратор 8х3, т. е, имеет 8 инверсных входов и 3 инверсных выхода. Помимо этого она имеет вход разрешения EI, выход переноса ЕО и выход G, определяющий признак входного информационного сигнала.

Рис. 20.10. Приоритетный шифратор К555ИВ1 

Если на всех информационных входах логическая 1, то при подаче на вход EI логического 0, на выходах 1, 2, 4 и G будут такие логические 1, а на выходе переноса ЕО – логический 0.

Если активизировать один из информационных входов (подать на него логический 0), то на входах 1, 2, 4 появится инверсный код, соответствующий номеру активизированного входа, на входе G – логический 0, являющийся признаком подачи входного сигнала, а на выходе ЕО – логическая 1.

Если же микросхема не активизирована, т. е. на вход разрешения EI подана логическая 1, то на всех выходах микросхемы также будет логическая 1 независимо от того, что будет подано на информационные входы.