Сумматоры Суммирование двоичных чисел

Сумматором называется комбинационное цифровое уст-ройство, предназначенное для выполнения операции арифмети-ческого сложения чисел, представленных в виде двоичных кодов. Сумматоры используются в операциях суммирования и вычитания чисел, а также составляют основу умножения и деления чисел. По принципу обработки разрядов чисел различают после-довательные и параллельные сумматоры. В последовательных сумматорах сложение чисел осуществляется поразрядно, после-довательно, в параллельных – все разряды обрабатываются одновременно. По числу выводов различают полусумматоры, одноразрядные сумматоры и многоразрядные сумматоры. Полусумматоры и одноразрядные сумматоры. Cложение двух одноразрядных двоичных чисел характеризуется таблицей сложения (таблицей истинности), в которой отражаются значения входных чисел А и В, значение результата суммирования S и значение переноса в старший разряд Р (рис. 22.1).

 

Рис. 22.1. Таблица истинности полусумматора

  

 


Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями:

S=A*B+A*B = A * B,    P=A*B.          (22.1) 

Очевидно, что по отношению к столбцу S реализуется логическая функция «исключающее ИЛИ». Устройство, реализующее таблицу, называют полусумматором, и оно имеет логическую структуру, изображенную на рис. 22.2.

Рис. 22.2. Логическая структура полусумматора (а) и его условное обозначение (б) 

Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.

При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использовать устройство, имеющее дополнительный вход переноса. Такое устройство (рис. 22.3) называют полным сумматором и его можно представить как объединение двух полусумматоров (РВХ – дополнительный вход переноса). Сумматор обозначают через SM.

Рис. 22.3. Логическая структура полного сумматора (а) и его таблица истинности (б)

 

Многоразрядные сумматоры. Соединяя определенным образом полусумматоры и полные сумматоры друг с другом, получают устройство для выполнения сложения нескольких разрядов двоичных чисел.

В качестве примера рассмотрим устройство для сложения двух трехразрядных двоичных чисел А2A1А0 и В2В1B0, где А0 и В0 – младшие разряды двоичных чисел (рис. 22.4).

 

Рис. 22.4. Трехразрядный сумматор

 

На выходах S1 – S3 формируется код суммы чисел А2А1А0 и В2В1В0, а на выходе Р3 – сигнал переноса в следующую микросхему, так как при сложении двух трехразрядных двоичных чисел может получиться четырехразрядное число.

Рассмотренный сумматор называется параллельным сумматором.

В виде интегральных микросхем выпускаются одноразрядные, двух­разрядные и четырехразрядные двоичные сумматоры. Для примера приведены схемы сумматоров, выпускаемых промышленностью (рис. 22.5).

Рис. 22.5. ИМС сумматоров: а) К155ИМ5, б) К555ИМ6, в) К555ИМ7