Дешифраторы

Дешифраторы

Дешифратором называют преобразователь двоичного n-разрядного кода в унитарный позиционный 2n-разрядный код, все разряды которого, за исключением одного, равны нулю. Де-шифраторы бывают полные и неполные.

Для полного дешифратора выполняется условие:

N = 2n,   где n – число входов, N – число выходов.

Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, на-пример, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а имеющий только 10 выходов является неполным. В условном обозначении дешифраторов используются буквы DC (от англ. Decoder).

Входы дешифраторов принято обозначать их двоичными весами. Кроме информационных входов дешифратор имеет один или более входов разрешения работы обозначаемых как Е (Enable). При наличии разрешения по этому входу дешифратор работает описанным образом, при его отсутствии все выходы де-шифратора пассивны.

Рис 20.1 приведено условное обозначение дешифратора, имеющего два двоичных входа и четыре выхода. Работа этого дешифратора описывается следующими логическими функция-ми:

 

Условное графическое обозначение дешифратора (а) и схема его реализации (б) Из анализа этих соотношений следует, что рассматривае-мый дешифратор преобразовывает каждое двоичное двухразрядное число в одну логическую единицу на соответствующем выходе. Такие дешифраторы широко ис-пользуются в устройствах вывода цифровой информации, для индикации двоичного числа в десятичном виде, для определения адресной шины в микросхемах памяти и т.п.

Функциональная схема дешифратора, составленная на ос-нове записанных выше логических функций, показана на рис. 20.1, б.

С помощью инверторов, включенных на входе дешифра-тора, на внутренней шине данных дешифратора формируется полный набор логических сигналов:

С использованием элемента И формируются соответствующие выходные сигналы. Описанный дешифратор реализован на микросхеме КР531ИД14, которая представляет собой два преобразователя 2х4,  т. е. каждый дешифратор имеет два информационных входа и четыре инверсных выхода, а также инверсный вход разрешения Е (рис. 20.2).

 

Рис. 20.2. ИМС КР531ИД14 

Цифры на входе (1, 2) обозначают вес разряда двоичного числа, а цифры на выходе (0, 1, 2, 3) определяют десятичное число, соответствующее заданному числу на входе.

При логической 1 на входе разрешения на всех выходах будут также логические 1. При активизации входа разрешения, т. е. при Е = 0, логический 0 появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданного на информационные входы.

В качестве неполного дешифратора можно привести микросхему К555ИД6 (рис. 20.3).

Рис. 20.3. Дешифратор К555ИД6 

Дешифратор имеет 4 прямых входа, обозначенных через  А1,А2,А4,А8(адресных) и 10 инверсных выходов. Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Очевидно, что этот дешифратор неполный.

Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе.

Например, если на всех входах – логические нули, то на выходе Y0– логический ноль, а на остальных выходах – логическая единица.

Если на входе А2– логическая единица, а на остальных входах - логический ноль, то на выходе Y2 – логический ноль, а на остальных выходах - логическая единица.

Если на входе – двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах – логическая единица.

Благодаря наличию входа разрешения можно наращивать размерность дешифраторов. Так, используя 5 дешифраторов 2х4, можно построить дешифратор4х16  (рис. 20.4).

Рис. 20.4. Дешифратор 4х16 

Схема работает следующим образом. Например, при подаче на вход числа 0100 (двоичный эквивалент десятичного числа 4) и при Е = 0 логический 0 появится лишь на втором (сверху) выходе дешифратора DC1, а на всех остальных выходах будут логические 1.

Это приведет к активизации лишь дешифратора DC3 и активизируется (появится логический 0) лишь его верхний выход, что и будет соответствовать десятичному числу 4.

При подаче на вход числа 1111 будет активизирован дешифратор DC5 и на его нижнем выходе появится логический 0, что будет соответствовать десятичному числу 15.

   Очевидно, что если использовать две микросхемы КР531ИД14, т. е. четыре дешифратора 2х4, можно построить неполный дешифратор.

Рассмотрим принцип расширения разрядности дешифраторов на примере полного четырехразрядного дешифратора.

Принцип работы и построения 8-разрядного DС следующий. Производится разделение кода дешифрируемого числа на две части по 4 разряда, младшие Х3,Х2,Х1,Х0 старшие Х7,Х6,Х5,Х4.

Код, определяемый комбинацией старших переменных, обусловливает выбор одного из шестнадцати дешифраторов. Например, если на вход поступает код Х7Х6Х5Х4Х3Х2Х1Х0=11110010, то старшие четыре разряда, поступая на входы DСY, приводят к появлению сигнала логического нуля на 15-м выходе DСY, так как 11112 = 1510, следовательно, переводится в рабочий режим DС15.

Младшие разряды, которые одновременно поступают на DС0...DС15, обусловливают возбуждение второго выхода DС, так как 00102 = 210. Результат определяется как сумма 111100002 = 24010 и 00102 = 210, т.е. 111100102 =24210. Остальные выходы всех дешифраторов находятся при этом в состоянии логической единицы.

Схема восьмиразрядного дешифратора приведена на рис. 20.5.

 

Дешифратор – одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств. Это обусловлено тем, что на выходе дешифратора вырабатываются все возможные логические произведения всех входных переменных. Подключая к определенным выводам дешифратора логический элемент ИЛИ или используя дешифратор с открытым выходом и реализуя на нем «монтажное ИЛИ», можно реализовать любую логическую функцию. 

Одно из применений дешифраторов – управление светодиодными индикаторами. Дешифратор ИД9 предназначен для управления неполной светодиодной матрицей .

Матрица состоит из дискретных светодиодов, рассчитанных на прямой ток 10 мА.