.

Схема подавления джиттера

Схема подавления джиттера предназначена для удаления обусловленной джиттером составляющей, содержащейся в синхронном опорном тактовом сигнале, который поступает из схемы синхронизации в схему фазовой автоподстройки в коммутационной системе, причем схема фазовой автоподстройки формирует тактовый сигнал в ответ на синхронный опорный тактовый сигнал от схемы синхронизации. Схема подавления джиттера удаляет обусловленную джиттером составляющую, содержащуюся в синхронном опорном тактовом сигнале, для обеспечения схемы фазовой автоподстройки чистым синхронным опорным тактовым сигналом. Таким образом, схема фазовой автоподстройки может выдавать устойчивый тактовый сигнал, поскольку она может управлять фазой тактового сигнала без влияния составляющей, обусловленной джиттером. Изобретение относится к схеме подавления джиттера (дрожания) для удаления обусловленной джиттером составляющей, имеющейся в синхронном опорном тактовом сигнале, который подается из схемы синхронизации в схему фазовой автоподстройки в коммутационной системе, что дает возможность этой схеме формировать из указанного синхронного сигнала стабильный тактовый сигнал.

На фиг. 1 показана известная схема фазовой автоподстройки, которая обозначена позицией 10. Как видно из фиг.1, известная схема фазовой автоподстройки состоит из детектора 11 разности фаз, микропроцессора 12, цифроаналогового преобразователя (ЦАП) 13, управляемого напряжением генератора 14, и делителя 15 частоты. Делитель 15 частоты делит частоту тактового сигнала от управляемого напряжением генератора 14 и подает поделенный по частоте тактовый сигнал на детектор 11 разности фаз, на который также подается синхронный опорный тактовый сигнал от схемы синхронизации через приемник 1 опорных тактовых сигналов и полосовой фильтр 2. Затем детектор 11 разности фаз обнаруживает разность фаз между поделенным по частоте тактовым сигналом и синхронным опорным тактовым сигналом в заранее заданный интервал времени, тем самым формируя данные, соответствующие обнаруженной разности фаз. Микропроцессор 12 просматривает эти данные с детектора 11 разности фаз в каждый заранее заданный интервал времени и анализирует их. Затем микропроцессор 12 осуществляет коррекцию данных на основе результата анализа и передает полученные данные коррекции на ЦАП 13. ЦАП 13 преобразует данные коррекции от микропроцессора 12 в напряжение для управления генератором 14. Управляемый напряжением генератор 14 изменяет фазу своего выходного тактового сигнала в соответствии с управляющим напряжением от цифроаналогового преобразователя 13. Тактовый сигнал от управляемого напряжением генератора 14 также подается в коммутационную систему через схему 3 синтезатора частот/частотного распределителя. В этой известной схеме 10 фазовой автоподстройки тактовый сигнал от управляемого напряжением генератора 14 может быть стабилизирован тогда, когда синхронный опорный тактовый сигнал не имеет обусловленной джиттером составляющей. Однако в том случае, когда в синхронном опорном тактовом сигнале содержится обусловленная джиттером составляющая, она влияет на управление генератором 14, результатом чего являются колебания фазы тактового сигнала от управляемого напряжением генератора 14. В этом случае сигнал от управляемого напряжением генератора 14 не может быть стабилизирован.

Известен компенсатор джиттера, содержащий последовательно соединенные фазовый детектор, интегратор/фильтр нижних частот и управляемый генератор, выходы которого подключены ко входу детектора и входу первого умножителя, вход которого является входом устройства, а выход первого умножителя через фильтр нижних частот подключен ко входу первой линии задержки, выход которой подключен к первому входу второго умножителя, ко второму входу которого подключен выход второй линии задержки, а также третий умножитель, выход которого и выход второго умножителя подключены ко входам сумматора [2]. Указанное устройство предназначено для уменьшения фазового дрожания в системах связи с несущей, модулированной сигналом данных, и недостаточно эффективно для подавления дрожания опорного тактового сигнала схемы фазовой автоподстройки. Изобретение направлено на решение вышеуказанных проблем. Целью изобретения является создание схемы подавления джиттера для удаления обусловленной джиттером составляющей, содержащейся в синхронном опорном тактовом сигнале, поступающем от схемы синхронизации на схему фазовой автоподстройки в коммутационной системе, что дает возможность этой схеме формировать из указанного синхронного сигнала стабильный тактовый сигнал. В соответствии с изобретением вышеупомянутые и другие цели могут быть достигнуты посредством схемы подавления джиттера для удаления обусловленной джиттером составляющей, содержащейся в синхронном опорном тактовом сигнале, который поступает от схемы синхронизации на схему фазовой автоподстройки в коммутационной системе, причем схема фазовой автоподстройки выполнена с возможностью формирования тактового сигнала в ответ на синхронный опорный тактовый сигнал от схемы синхронизации, а схема подавления джиттера содержит первые средства для формирования первого сигнала в ответ на синхронный опорный тактовый сигнал от схемы синхронизации и поделенный по частоте тактовый сигнал от схемы фазовой автоподстройки, вторые средства для задержки фазы первого сигнала от первых средств на первый заданный угол для формирования второго сигнала и задержки фазы синхронного опорного тактового сигнала от схемы синхронизации на второй заданный угол для формирования третьего сигнала; третьи средства для формирования четвертого сигнала в ответ на первый сигнал от первых средств и синхронный опорный тактовый сигнал от схемы синхронизации; четвертые средства для формирования пятого сигнала в ответ на второй и третий сигналы от вторых средств; и пятые средства для формирования шестого сигнала в ответ на четвертый сигнал от третьих средств и пятый сигнал от четвертых средств и подачи сформированного шестого сигнала в качестве синхронного опорного тактового сигнала в схему фазовой автоподстройки.

Первые средства включают перемножитель для умножения синхронного опорного тактового сигнала от схемы синхронизации на поделенный по частоте тактовый сигнал от схемы фазовой автоподстройки; фильтр нижних частот для фильтрации выходного сигнала перемножителя и усилитель для усиления выходного сигнала фильтра нижних частот в заданной степени и подачи усиленного сигнала в качестве первого сигнала на вторые и третьи средства. Вторые средства включают первую схему задержки фазы для задержки фазы первого сигнала от первых средств на первый заданный угол и подачи сигнала с задержанной фазой в качестве второго сигнала на четвертые средства, и вторую схему задержки фазы для задержки синхронного опорного тактового сигнала от схемы синхронизации на второй заданный угол и подачи сигнала с задержанной фазой в качестве третьего сигнала на четвертые средства. Третьи средства включают перемножитель для умножения синхронного опорного тактового сигнала от схемы синхронизации на первый сигнал от первых средств и подачи результата перемножения в качестве четвертого сигнала на пятые средства. Четвертые средства включают перемножитель для умножения второго сигнала от вторых средств на третий сигнал от вторых средств и подачи результата перемножения в качестве пятого сигнала на пятые средства. Пятые средства включают сумматор для суммирования четвертого сигнала от третьих средств с пятым сигналом от четвертых средств и счетчик для выполнения операции подсчета в ответ на выходной сигнал от сумматора для формирования шестого сигнала и подачи сформированного шестого сигнала в схему фазовой автоподстройки.

Первая схема задержки фазы выполнена с возможностью задержки фазы первого сигнала от первых средств на 90oC и подачи задержанного по фазе сигнала в качестве второго сигнала на четвертые средства. Вторая схема задержки фазы выполнена с возможностью задержки фазы синхронного опорного тактового сигнала от схемы синхронизации на 90o и подачи задержанного по фазе сигнала в качестве третьего сигнала в четвертые средства.

Усилитель выполнен с возможностью усиления выходного сигнала фильтра нижних частот фильтра в два раза и подачи усиленного сигнала в качестве первого сигнала на вторые и третьи средства.

На фиг. 1 изображена известная схема фазовой автоподстройки; на фиг. 2 - схема фазовой автоподстройки, в которой используется схема подавления джиттера в соответствии с изобретением. 

На фиг. 2 показана схема фазовой автоподстройки, в которой используется схема подавления джиттера, выполненная в соответствии с изобретением. Схема подавления джиттера обозначена позицией 20, а схема фазовой автоподстройки - позицией 30. Схема 20 подавления джиттера содержит перемножители 21-23, фильтр 25 нижних частот, усилитель 26, схемы 27 и 28 задержки фазы, счетчик 29 и сумматор 24. Схема 30 фазовой автоподстройки содержит детектор 31 разности фаз, схему 32 фильтра нижних частот/интегратора, управляемый напряжением генератор 33 и счетчик 34.

 

После приема поступающего из схемы синхронизации синхронного опорного тактового сигнала, содержащего обусловленную джиттером составляющую, схема 20 подавления джиттера удаляет эту составляющую для того, чтобы на схему 30 фазовой автоподстройки подавался чистый синхронный опорный тактовый сигнал. В схеме 30 фазовой автоподстройки счетчик 34 осуществляет счет в ответ на тактовый сигнал от управляемого напряжением генератора 33, тем самым осуществляя деление частоты этого сигнала. Детектор 31 разности фаз обнаруживает разность фаз между поделенным по частоте тактовым сигналом с выхода счетчика 34 и синхронным опорным тактовым сигналом от схемы 20 подавления джиттера. Сигнал, соответствующий обнаруженной разности фаз, из детектора 31 разности фаз подается на схему 32 интегратора/фильтра нижних частот. Схема 32 интегратора/фильтра нижних частот осуществляет интегрирование и фильтрацию по нижним частотам сигнала обнаруженной разности фаз от детектора 31 разности фаз для выработки напряжения для управления генератором 33, управляемым напряжением. Этот генератор 33 изменяет фазу своего выходного тактового сигнала в соответствии с управляющим напряжением от схемы 32 интегратора/фильтра нижних частот.

В схеме 20 подавления джиттера перемножитель 21 умножает синхронный опорный тактовый сигнал от схемы синхронизации на тактовый сигнал, поделенный по частоте счетчиком 34, и результат перемножения подается на фильтр 25 нижних частот. Фильтр 25 нижних частот фильтрует по нижним частотам выходной сигнал перемножителя 21, после чего отфильтрованный сигнал подается на усилитель 26, который усиливает его в два раза и подает усиленный сигнал на перемножитель 22 и схему 27 задержки фазы. Перемножитель 22 умножает синхронный опорный тактовый сигнал от схемы синхронизации на выходной сигнал усилителя 26 и подает результат перемножения на сумматор 24. Схема 27 задержки фазы задерживает фазу выходного сигнала усилителя на 90o. Схема 28 задержки фазы задерживает фазу синхронного опорного тактового сигнала от схемы синхронизации на 90o. Перемножитель 23 умножает выходной сигнал от схемы 27 задержки фазы на выходной сигнал схемы 28 задержки фазы и подает результат перемножения на сумматор 24. Сумматор 24 суммирует выходной сигнал перемножителя 22 с выходным сигналом перемножителя 23 и подает суммарный сигнал на счетчик 29. Счетчик 29 реагирует на выходной сигнал сумматора 24 и выполняет счет, формируя чистый синхронный опорный тактовый сигнал для подачи на детектор 31 разности фаз в схеме 31 фазовой автоподстройки.

Ниже дано более подробное описание работы предлагаемой схемы 20 подавления джиттера. Если синхронный опорный тактовый сигнал S(t), который подается от сети синхронизации на перемножитель 21, содержит обусловленную джиттером составляющую, то он может быть выражен следующим уравнением (1) : S(t) = cos(wct+kfSJ(T)dT), (1) где kfSJ(T)dT) - вызванная джиттером составляющая. Поделенный по частоте тактовый сигнал С (1), который подается от счетчика 34 в схеме 30 фазовой автоподстройки на перемножитель 21, может быть выражен следующим уравнением (2): c(t) = cos(wctЭ), где Э представляет собой разность фаз между тактовыми сигналами S(t) и C(t). Перемножитель 21 умножает синхронный опорный тактовый сигнал S(t), представленный уравнением (1), на поделенный по частоте тактовый сигнал C(t), представленный уравнением (2), и подает результат умножения на фильтр 25 нижних частот. Выходной сигнал M1(t) перемножителя 21 может быть выражен следующим уравнением (3): После фильтрации выходного сигнала M1(t) перемножителя 21 фильтром 25 нижних частот первый член в уравнении (3) исчезает. Усилитель 26 усиливает выходной сигнал фильтра 25 нижних частот в два раза и подает усиленный сигнал на перемножитель 22 и схему 27 задержки фазы. Выходной сигнал M2(t) усилителя 26 может быть представлен следующим образом: M2(t) = cos(kfSJ(T)dT-Э) (4) .

Схема 27 задержки фазы задерживает фазу выходного сигнала M2(t) усилителя 26 на 90o и подает результирующий сигнал на перемножитель 23. Схема 28 задержки фазы задерживает фазу синхронного опорного тактового сигнала S(t) в уравнении (1), поступающего от схемы синхронизации, на 90o и подает результирующий сигнал на перемножитель 23. Выходные сигналы /M2(t) и /S(t) схем 27 и 28 задержки фазы могут быть выражены следующими уравнениями (5) и (6) соответственно: Перемножитель 22 умножает сигнал M2(t) в уравнении (4), поступающий от усилителя 26, на синхронный опорный тактовый сигнал S(t) в уравнении (1), поступающий от схемы синхронизации, и подает результат умножения на сумматор 24. Перемножитель 23 умножает сигнал /M2(t) в уравнении (5), поступающий от схемы 27 задержки фазы, на сигнал /S(t) в уравнении (6), поступающий от схемы 28 задержки фазы, и подает результат умножения на сумматор 24. Сумматор 24 суммирует выходной сигнал перемножителя 22 с выходным сигналом перемножителя 23 и формирует сигнал y(t):

Как видно из уравнения (7), сумматор 24 формирует выходной сигнал y(t), удаляя вызванную джиттером составляющую (kfSJ(T)dT) из синхронного опорного тактового сигнала S(t), представленного уравнением (1). Затем сформированный сигнал y(t) поступает из сумматора 24 на счетчик 29. Счетчик 29 осуществляет счет, реагируя на выходной сигнал y(t) сумматора 24. В результате счета счетчик 29 формирует чистый синхронный опорный тактовый сигнал, подаваемый на детектор 31 разности фаз в схеме 30 фазовой автоподстройки.

В схеме 30 фазовой автоподстройки детектор 31 разности фаз обнаруживает разность фаз между тактовым сигналом, полученным после деления частоты в счетчике 34, и синхронным опорным тактовым сигналом от счетчика 29, и подает сигнал, соответствующий обнаруженной разности фаз, на схему 32 интегратора/фильтра нижних частот. Схема 32 интегратора/фильтра нижних частот интегрирует и фильтрует по нижним частотам сигнал обнаруженной разности фаз от детектора 31 разности фаз, формируя напряжение для управления генератором 33, управляемым напряжением, который регулирует фазу формируемого им тактового сигнала по управляющему напряжению от схемы 32 интегратора/фильтра нижних частот.

Следует отметить, что изобретение не ограничивается реализацией, рассмотренной выше. Хотя предпочтительная реализация изобретения, приведенная в целях иллюстрации, касается удаления вызванной джиттером составляющей из синхронного опорного тактового сигнала, подаваемого на схему фазовой автоподстройки, которая используется в коммутационных системах, изобретение может быть использовано и в других системах, где имеется схема фазовой автоподстройки. Как видно из приведенного выше описания, в соответствии с изобретением схема подавления обусловленной джиттером составляющей удаляет эту составляющую, которая содержится в синхронном опорном тактовом сигнале, для подачи на схему фазовой автоподстройки чистого синхронного опорного тактового сигнала. Следовательно, схема фазовой автоподстройки может выдавать стабильный тактовый сигнал, поскольку она может управлять фазой тактового сигнала без влияния на нее вызванной джиттером составляющей.
Формула изобретения   1. Схема подавления джиттера, содержащая первый, второй и третий перемножители, фильтр нижних частот, первую и вторую схему задержки фазы и сумматор, причем первый вход первого перемножителя соединен с выходом схемы синхронизации, второй вход первого перемножителя соединен с выходом схемы фазовой автоподстройки, выход первого перемножителя через фильтр нижних частот подключен к входу первой схемы задержки, выходы первой и второй схем задержки соответственно соединены с соответствующими входами третьего перемножителя, а выходы второго и третьего перемножителей соответственно подключены к соответствующим входам сумматора, отличающаяся тем, что первый вход второго перемножителя и вход второй схемы задержки соединены с выходом схемы синхронизации, схема подавления джиттера дополнительно содержит усилитель, включенный так, что выход первого перемножителя подключен к входу первой схемы задержки и к второму входу второго перемножителя через указанные фильтр и усилитель, при этом выход сумматора соединен с входом схемы фазовой автоподстройки через счетчик, а указанный выход схемы фазовой автоподстройки предназначен для вывода поделенного по частоте тактового сигнала.

2. Схема по п.1, отличающаяся тем, что задержка фазы первой схемы задержки составляет 90o.  3. Схема по п.1 или 2, отличающаяся тем, что задержка фазы второй схемы задержки составляет 90o. 4. Схема по одному из пп.1 - 3, отличающаяся тем, что коэффициент усиления усилителя равен 2.